2026年10月28日 星期三

GaN 雙向開關原理:Enphase 固態變壓器 13.8kV 直轉 800V,為何不用 SiC?

 



重點先講:這週有兩則新聞要放在一起看。10/26 Infineon 宣布要供應全球首款 900 V GaN 單晶雙向開關(Bidirectional Switch, BDS)給 Enphase;10/27 Enphase 就公布它的固態變壓器(IQ SST)完成 13.8 kV 交流直轉 800 V 直流的展示。大家印象中,中壓電力電子是碳化矽(SiC)的地盤,這次卻是 GaN 用「串聯拆電壓+雙向開關」的打法闖進來。

發生了什麼

  • Infineon(10/26):CoolGaN 900 V 單晶雙向開關已完成測試,正整合進 Enphase IQ SST 產品開發,量產驗證(production qualification)還在後面。兩家之前已在 Enphase IQ9 微型逆變器上合作 650 V GaN BDS。
  • Enphase(10/27):Austin 實驗室展示 132 個功率模組、每相 44 個串聯,13.8 kV AC 轉 800 VDC,負載階躍(模擬 AI 機櫃負載急變)下輸出穩定;官方說每個模組只承受「幾百伏」。
  • 每個模組額定 5.5 kW,內含 GaN 開關、第五代 Kestrel ASIC(22 nm)和自製高頻變壓器;官網寫高頻運作 >250 kHz、峰值效率 >98.5%。
  • 下一步:「未來幾週」挑戰 34.5 kV;2026 年底前展示 MW 級完整機櫃,2027 客戶試點,2028 量產出貨(4 月公告的時程)。

一句話看懂:傳統做法是「60 Hz 大變壓器降壓 → 整流 → 再 DC/DC」多級串起來;SST 是把中壓交流切碎給一堆小模組,每個模組用高頻變壓器隔離後直接輸出直流。開關元件不必耐 13.8 kV,只要耐住自己分到的那幾百伏。

工程重點 1:13.8 kV 分給 44 個模組,每個只剩約 250 V

13.8 kV 是線電壓有效值。假設三相各一串、接成星形(Y),相電壓 = 13.8 ÷ √3 ≈ 7.97 kV rms,峰值 ≈ 7.97 × √2 ≈ 11.3 kV。除以 44 個串聯模組,每個大約 256 V 峰值。就算改成三角形(Δ)接法,每串吃線電壓峰值 19.5 kV,平均也只有約 444 V。兩種算法都落在 Enphase 說的「幾百伏」。

再對照 4 月公告的 1.25 MW 機櫃:342 個模組 ÷ 3 相 = 114 個/相。若對應 34.5 kV 等級,相電壓峰值 ≈ 34.5 ÷ √3 × √2 ≈ 28.2 kV,÷114 ≈ 247 V。兩組數字幾乎一樣,說明 Enphase 的設計邏輯是「每個模組固定吃約 250 V,電壓等級越高就串越多個」。(接法與對應關係是作者推估,官方未公開拓樸細節。)

工程重點 2:為什麼一定要「雙向」開關?

一般 MOSFET 或 GaN HEMT 只能單方向擋電壓,反方向有體二極體(或等效通道)會導通。交流電正負半週輪流來,想讓交流不先整流就直接送進高頻變壓器(單級轉換),開關就必須兩個方向都擋得住、也都能導通。傳統解法是兩顆開關背對背(back-to-back)串起來。

背對背的代價很直接:兩顆串聯,導通電阻相加。理想化估算,要讓總電阻等於一顆單向開關的 R,每顆得做到 R/2,晶片面積各變 2 倍,總面積約 4 倍。Infineon 的單晶 BDS 是「共汲極、雙閘極」結構,兩個方向共用同一段漂移區(drift region)來擋電壓,高壓元件裡最大宗的漂移區電阻只算一次,所以晶片小很多(官方只說 die size 較小,沒給倍數;4 倍是作者的理想化推算)。它還有四種模式:雙向導通、雙向阻斷,以及兩種「可控二極體」模式,專門配合軟切換。

工程重點 3:從 650 V 拉到 900 V,多出來的 250 V 用在哪?

Infineon 新聞稿點名一個應用:美國 480 V 三相商用太陽能逆變器,可以做「線對線」設計。算一下就懂:480 V 線電壓峰值 = 480 × √2 ≈ 679 V,已經超過 650 V,還沒算切換時的電壓過衝。900 V 才有足夠餘裕直接跨在線電壓上,開關數量跟轉換級數都能減少。

放回 SST,Enphase CTO 的說法是「更多電壓餘裕,同時保留高頻切換的好處,可以拿掉轉換級」。在 SiC 擅長的 1200 V 以上,GaN 還不是對手;但在「每個模組幾百伏、切得越快磁性元件越小」的分散式架構裡,900 V GaN 剛好卡進甜蜜點。

工程重點 4:高頻變壓器與發熱帳

變壓器要承受的伏秒(V·s)跟頻率成反比。從 60 Hz 拉到 250 kHz 以上,頻率差約 4,000 倍,理論上磁芯截面可以縮小非常多;實際上會被磁芯損耗、繞線的集膚效應和絕緣距離卡住,不會真的縮 4,000 倍,但已經足以把變壓器塞進一個 5.5 kW 的模組裡。

效率方面,以 1.25 MW 機櫃、98.5% 計算,損耗約 1.25 MW × 1.5% ≈ 18.8 kW 的熱,要靠機櫃散熱帶走(98.5% 是官方「峰值」效率,滿載實際值未公布)。另外有個有趣的數字:342 個 × 5.5 kW ≈ 1.88 MW,比機櫃額定 1.25 MW 多約 50%。4 月投資人簡報寫的是每模組 4 kVA(342 × 4 ≈ 1.37 MW),所以可能是模組規格升級後保留了冗餘餘裕,好讓壞掉幾個模組仍能滿載運轉(作者推估)。

還缺什麼/待核

  • 900 V BDS 的導通電阻、封裝、datasheet 都還沒公開;量產驗證尚未完成。
  • Enphase 新聞稿沒說 13.8 kV 展示的模組是否已用 900 V BDS,也沒公布展示時實際跑到多少功率(132 × 5.5 kW = 726 kW 只是額定加總,不是實測值)。
  • 中壓配電的雷擊突波(BIL)與故障電流遠高於工作電壓,一整串半導體模組怎麼扛?高頻變壓器對地的絕緣與局部放電怎麼處理?官方尚未說明。
  • GaN BDS 沒有本體二極體,白皮書明講要避免無箝位電感切換;模組故障時的保護與旁路機制細節未公開。
  • 34.5 kV 展示與 MW 級完整機櫃都還是「預計」。

相關影片(@vkinng)

SST 固態變壓器革命 影片縮圖

你怎麼看?中壓 SST 最後會是「SiC 少量高壓模組」還是「GaN 大量低壓模組串聯」勝出?一串上百個模組,你最擔心的是可靠度、突波保護,還是維修?留言聊聊。

想摸摸看 GaN 實物?桌上的氮化鎵充電頭就是同一家族的元件(單向 650 V GaN),體積能做這麼小,靠的也是「切得快、變壓器小」:

寶利威爾 POLYWELL 65W 三孔 PD 快充頭 雙 USB-C + USB-A GaN 充電器

寶利威爾 POLYWELL 65W 三孔 PD 快充頭 雙 USB-C + USB-A GaN 充電器

Gigastone 65W GaN 氮化鎵三孔快充充電器 PD-7653B

Gigastone 65W GaN 氮化鎵三孔快充充電器 PD-7653B

本文含蝦皮分潤連結,透過連結購買我會獲得少量回饋,不影響你的價格。

AI 伺服器到底多耗電、為什麼電力架構非改不可?我在 FB 粉專也聊過:AI 伺服器為什麼這麼耗電?(更多內容在 PLC 粉專)

2026年10月27日 星期二

LMR 富錳電池原理:GM 第四代電動車為何捨 LFP?電壓衰減與 33% 能量密度解析


重點先講:電池界一直有個兩難:要便宜選 LFP 磷酸鐵鋰,要跑得遠選 三元鋰(NMC/NCA)。GM 10/21 在 GM Forward 發表會端出第三條路:第四代電動車平台將用 LMR 富錳電池(lithium manganese rich),號稱全球第一款量產 LMR。下面拆四件事:配方換了什麼、電壓衰減為什麼是死穴、20% 效率對電池容量的意義,以及方形電芯帶來的結構帳。文中的車款耗電、容量與重量換算是我自己的假設與示意算術,不是 GM 數據。

發生了什麼:GM 第四代平台與 LMR 電池

  • 10/21 GM Forward(紐約):第四代平台結合 LMR 方形電芯、新驅動單元與中央運算架構;GM 說每 kWh 能多跑約 20% 里程。電芯由 GM 與 LG Energy Solution 合資的 Ultium Cells 在田納西 Spring Hill 生產。
  • 官方數字:LMR 能量密度比 LFP 高 33%、成本相當;驅動單元零件數少 40%;線束少 30%;開發時用電腦模擬超過 30 萬種電池設計,從第一個電池包概念到正式立案只花一個月。
  • Car and Driver 補充:GM 主管 Zach Walker 說第四代車重約輕 15%、風阻係數低 25%、新驅動單元效率高 20%,合起來約可少用 20% 電池容量。GM 沒有公布電池包 kWh、每 kWh 成本、首發車款與上市日期。

一句話看懂 LMR:它是層狀氧化物正極(跟三元鋰同家族),但在晶格裡多塞了鋰、用大量錳取代鎳和鈷。多出來的鋰讓容量變高,錳讓材料變便宜;代價是第一次充到高電壓時晶格會「重組」,之後電壓慢慢往下掉。

工程重點 1:LMR 配方,用錳換掉鎳和鈷

GM 自己給的對照很直白:典型高鎳電芯大約是 鎳 85%、錳 10%、鈷 5%;LMR 大約是 鎳 35%、錳 65%、鈷幾乎為零(TechCrunch、WIRED 引述的範圍是錳 60–70%、鎳 30–40%、鈷 0–2%)。錳比鎳、鈷便宜也好取得,這是 LMR 能喊出「LFP 的價格」的底氣。能量密度方面,GM 說比 LFP 高 33%,Car and Driver 的說法是接近現在的 NMCA。換句話說,LMR 想站在 LFP 跟三元鋰中間,吃兩邊的好處。GM 沒說這 33% 是重量能量密度還是體積能量密度,這點後面算帳時要小心。

工程重點 2:電壓衰減,富錳正極卡關十幾年的死穴

LMR 的高容量來自晶格裡的 Li₂MnO₃ 成分。美國能源部的「Deep Dive」研究整理過:第一次充電時,約 4 V 先從一般層狀區拔出鋰,到了約 4.45 V 以上 Li₂MnO₃ 區才被「活化」,靠氧參與氧化還原多吐出鋰;Argonne 的同步輻射實驗在約 4.46 V 觀察到晶格應變與氧釋放。問題是活化後晶格不穩,錳離子會遷移到鋰層,局部結構慢慢變成能量較低的排列,於是每圈放電電壓都往下掉一點,這就是電壓衰減。2017 年的模擬研究甚至寫,衰減要壓到約 0.1 mV/圈 這個等級才適合車用,並建議把上限電壓限制在約 4.6 V 以下。GM 說已和供應商用專有摻雜、表面塗層、顆粒工程與製程改良解決,壽命可比照現行高鎳電芯,但目前沒有公開的循環曲線可以核對。

工程重點 3:每 kWh 多跑 20%,電池能少多少?

「多跑 20%」跟「少用 20% 電池」不完全是同一件事。同樣里程下,需要的電量是 1 ÷ 1.2 ≈ 0.83,也就是少約 17%;Car and Driver 引述的「約 20%」是取整後的說法。舉例(作者假設):一台中型休旅要跑 300 英里,假設現在每 kWh 跑 3.3 英里,需要約 91 kWh;效率提升 20% 後只要約 76 kWh。再疊上 LMR 比 LFP 高 33% 的能量密度(假設是重量密度),同電量的電芯重量是 1 ÷ 1.33 ≈ 0.75;兩者相乘約 0.63,代表電芯重量可能比「同里程、用 LFP、舊效率」的設計少三成多。這是示意算術,沒算電池包結構、冷卻和安全餘裕。

工程重點 4:方形電芯,把模組和零件砍掉

現行 Ultium 用的是軟包(pouch)電芯,LMR 改成方形(prismatic)硬殼。GM 2025 年的說明是:方形電芯讓模組零件減少 75%、整包零件減少 50%,非活性材料比例也跟著下降。硬殼本身能承受一部分結構與膨脹應力,電池包就不必再用那麼多支架和緩衝件。BMS 也有新功課:層狀氧化物的放電曲線本來就比 LFP 傾斜,用電壓估電量比 LFP 容易;但如果電壓會隨老化往下飄,電量估算的對照表就得跟著修正,否則儀表上的剩餘里程會越用越不準(這段是我的工程推論)。

還缺什麼/待核

  • GM 沒公布電池包 kWh、每 kWh 成本、循環壽命曲線,也沒有第三方的電壓衰減測試。
  • 首發車款說法不一:Car and Driver 說先上全尺寸電動皮卡,InsideEVs 引述發言人說是跨界休旅,Bloomberg 說約三年內推出主流電動休旅。
  • 33% 是重量還是體積能量密度未說明;本文 3.3 英里/kWh、300 英里與 0.63 倍重量都是作者假設。

相關影片:三元鋰、LFP 與電池成本

三元鋰與磷酸鐵鋰電池差異影片縮圖:LMR 富錳電池的比較基準

如果 2028 年真的有一台用 LMR、價格跟 LFP 車差不多、但多跑兩三成的電動車,你會買嗎?還是在看到十萬公里的電壓衰減數據之前,你寧可先選成熟的 LFP?留言聊聊。

更多電池材料與製程的白話拆解(例如乾式電極),可以到我的 FB 粉專「PLC」看看:乾式電極到底神在哪?用「做千層酥皮」看懂電池製程革命(粉專首頁)。

手邊就能觀察的鋰電池:行動電源與 USB 電表

LMR 的關鍵字是「電壓」。想親手看看鋰電池的電壓、電流怎麼隨電量變化,一顆行動電源加一個 USB 電表就能玩:

【行動電源 1】Anker A1664 MagGo 10000mAh Qi2 30W 超薄磁吸行動電源 (授權直營)

【行動電源 1】Anker A1664 MagGo 10000mAh Qi2 30W 超薄磁吸行動電源 (授權直營)

【USB電表 1】FNIRSI FNB-C2 USB PD 3.1 Type-C 快充測試儀 電壓電流表

【USB電表 1】FNIRSI FNB-C2 USB PD 3.1 Type-C 快充測試儀 電壓電流表

本文含蝦皮分潤連結,透過連結購買我會獲得少量回饋,不影響你的價格。

2026年10月26日 星期一

台積電 SoIC-X vs SoIC-P 比較:混合鍵合 3D IC 原理,從 9µm 縮到 4.5µm 間距為何關鍵


重點先講:我 2 月那支 「TSMC 晶片堆疊大戰」昨晚突然又多了上百次觀看,剛好台積電今年技術論壇把 SoIC 路線圖更新了,這篇把重點補上:SoIC-X 走無凸塊混合鍵合,拚密度和能效;SoIC-P 走微凸塊,拚成本。兩條路怎麼選,關鍵就在「接點間距」。

TSMC晶片堆疊大戰:一次搞懂 SoIC-X、SoIC-P 與 3D IC 封裝的未來

發生了什麼

  • 路線圖更新:台積電表示,9µm 間距的 N7 對 N7 SoIC 2023 年量產,6µm 版本 2025 年量產;N2 對 N2(6µm)預計 2028 年、A14 對 A14(4.5µm)2029 年量產。
  • A14 SoIC:官方新聞稿說,A14 對 A14 的晶粒間 I/O 密度比 N2 對 N2 高 1.8 倍。
  • 產能:供應鏈報導 2026 年 SoIC 月產能約 1 萬到 1.5 萬片,主力在竹南 AP6;法人估每 1 萬片產能投資約 68 到 70 億美元,遠高於 CoWoS。
  • 但也有轉向:DIGITIMES 1 月報導,嘉義 AP7 原本規劃給 SoIC 的 P2、P3 廠改做 CoWoS,因為眼前 CoWoS 缺口更大。

一句話分辨:SoIC-X 是「兩片晶片直接銅貼銅」,中間沒有焊錫球;SoIC-P 是「中間還有一排小焊錫凸塊」。前者像把兩層樓蓋成同一棟,後者像兩棟樓之間搭很多小天橋。

工程重點 1:SoIC-X 和 SoIC-P 到底差在哪

SoIC-X 是無凸塊(bumpless)堆疊:晶片表面做出平整的銅墊和介電層,對準後直接鍵合,銅和銅經過退火擴散接在一起,訊號再經過很細的 TSV 往下走。可以做晶片對晶圓,也有晶圓對晶圓版本(適合兩邊晶片一樣大、良率高的製程)。SoIC-P 則保留微凸塊,2023 年台積電介紹時是 18 到 25µm 間距,鎖定手機、IoT、客戶端這類成本敏感的產品;後續路線圖從 25µm 面對背,走向 16µm 面對面。簡單說:X 拚性能、P 拚價格。

工程重點 2:為什麼間距縮一點就差很多

接點是排成格子的,所以每平方毫米的接點數大約跟間距平方成反比。用最理想的方格去算(示意,不是實際可用 I/O 數):25µm 約 1,600 個/mm²、16µm 約 3,900、9µm 約 12,300、6µm 約 27,800、4.5µm 約 49,400。從微凸塊 25µm 到混合鍵合 6µm,理論密度差約 17 倍。接點多,就能用「很多條慢而短的線」取代「少數幾條快而長的線」,每傳 1 bit 的能量也跟著下降。AMD 在 MI300 的封裝論文就寫,混合鍵合比微凸塊互連密度高 15 倍以上、互連能效高 3 倍以上。Broadcom 也舉過實際數字:面對背約 1,500 訊號/mm²,面對面約 14,000 訊號/mm²。

工程重點 3:良率、散熱和 KGD,才是真正的門檻

混合鍵合沒有焊錫可以「吃掉」誤差,所以表面要極平、極乾淨,一顆微粒就可能造成一片空洞;對準精度也要跟著間距一起縮。第二是良率相乘:兩顆晶粒疊在一起,只要其中一顆壞,整組就報廢,所以晶片對晶圓的做法會先挑出測試合格的晶粒(KGD)再疊。但細間距接點本身很難用探針測,測試策略要事先設計。第三是散熱:上層晶片的熱要穿過下層才能散掉,邏輯疊邏輯時熱點會互相加熱,這也是 AMD 早期 3D V-Cache 要把快取放在 CCD 上方並限制頻率的原因之一。這些都會反映在成本上,所以法人估 SoIC 每萬片的資本支出遠高於 CoWoS。

工程重點 4:SoIC 加 CoWoS/InFO,才是完整的 3D IC

SoIC 本身只解決「垂直疊」。疊好的晶片在外面看起來就像一顆普通 SoC,再放進 CoWoS(2.5D 中介層,旁邊擺 HBM)或 InFO(手機常用的扇出封裝),就成了 3D IC。AMD MI300 就是例子:運算晶粒用 SoIC 疊在 I/O 晶粒上,再放到 CoWoS 中介層旁接 HBM,AMD 自己叫它 3.5D。往後看,供應鏈報導 NVIDIA 2028 年的 Feynman 世代會大幅提高 SoIC 用量,TrendForce 引述報導說 Apple M5 Pro/Max 也開始採用台積電 SoIC 相關封裝。至於 HBM 本身的堆疊,我們 10/21 已經寫過,這裡不重複。

還缺什麼/待核

  • 每平方毫米接點數是用理想方格算的示意值,實際可用的訊號數會因電源、接地和冗餘接點而少很多。
  • 2024 年論壇的舊路線圖曾寫 2027 年 3µm,今年官方說法是 2029 年 4.5µm(A14 對 A14),兩者口徑不同,本文以 2026 年官方資料為準。
  • 2026 年產能、每萬片投資金額、NVIDIA 與 Apple 採用情形,都是供應鏈或媒體報導,台積電沒有正式公布。

影片連結

主影片:TSMC晶片堆疊大戰:一次搞懂 SoIC-X、SoIC-P 與 3D IC 封裝的未來

▶ 看完整影片(@vkinng)

延伸觀看:你以為 TSMC 的 CoWoS 只有一種嗎?其實是三種!(CoWoS-S/R/L)、銅線撐不住了!硬核拆解「矽光子」與 CPO 終極封裝(台積電 COUPE 光引擎也是用 SoIC 疊的)。

你覺得下一代 AI 晶片會全面走 SoIC-X 混合鍵合,還是成本壓力會讓 SoIC-P 和 CoWoS 撐更久?留言聊聊。