台積電2T0C記憶體原理：1T1C撞牆後為何改堆氧化物
重點先講：傳聞說「台積電要做 3D DRAM」，先分清兩條路：1T1C（1 電晶體 + 1 電容）對上 2T0C（2 電晶體、0 電容）。前者被立體電容卡住；後者用氧化物甩掉電容，卻換來散熱關卡。公開事實是：台積電仍強調純邏輯代工，而 VLSI 2025 秀出的是後段金屬層上的氧化物 1T1C 測試方案——不是已經量產的 2T0C。
原始貼文在這：FB：台積電真的要做 3D DRAM 了？1T1C 對上 2T0C
發生了什麼
- 外媒報導台積電評估先進記憶體／3D DRAM；公司對媒體重申核心是 dedicated IC foundry（純晶圓代工）。
- VLSI 2025：台積電發表 BEOL 氧化物 1T1C 測試晶片——約 0.75 V、保持 >128 ms、讀寫 <8 ns、耐久 >10¹⁴，定位比 SRAM 更密的晶上記憶體。
- 學術界推進 IGZO 2T0C：2025 Science Advances 展示 8×8 立體陣列，保持 >100 秒。
- 粉專結論：1T1C 不是不好，是電容快立不上去；2T0C 不是完美，是熱與可靠度變成新戰場。
1T1C 靠電容存電荷。面積越縮，電容只能長高，深寬比動輒超過 50:1；再 3D 化往往要把電容側躺進奈米狹縫。矽通道漏電大，每數十毫秒就要 Refresh，讀取還會破壞電荷必須回寫——AI 負載下，頻寬與功耗被這套更新儀式吃掉一大塊。
工程重點 2：2T0C 為什麼像為 AI 訂做2T0C 乾脆不要實體電容：用 IGZO 等氧化物（能隙約 >3 eV）做電晶體，電荷暫存在閘極寄生電容。關斷漏電極低，保持可拉到數十～數百秒；製程約 300–400°C，適合長在 BEOL 金屬層，單層僅數十奈米。對代工廠，這比較像「在互連上再做電晶體」，不是去賣 DDR 顆粒。
工程重點 3：散熱——毯子蓋在火爐上氧化物熱導率大約只有矽的 1% 量級。多層 2T0C 堆在數百瓦 GPU 頭頂，就像蓋保溫被；局部一過約 85°C（討論用警戒量級），漏電明顯惡化，「長效不漏」會塌。遷移率也較低，難取代 L1／L2，較適合大容量最後一級晶上快取。
工程重點 4：傳聞、論文、產品要分開三件事：①台積電對商品 3D DRAM 的公開口徑仍是純代工；②它秀過的是 BEOL 氧化物 1T1C（仍有電容）；③2T0C／IGZO 立體陣列 以學術與研發為主，記憶體廠也在氧化物通道佈局多年。PBTS 造成的 Vth 漂移與專利網，都是量產前硬關。詳見FB 原文。
還缺什麼／待核
- 是否為客戶量產 2T0C／商品 3D DRAM：公司未確認，外媒屬傳聞。
- VLSI 2025 測試晶片的電容結構、氧化物配方、對接哪個邏輯節點：細節未全公開。
- 「約 85°C」與「熱導率約矽的 1%」為量級／討論用，非台積電產品規格。
延伸影片
記憶體為什麼一直漲？揭秘那個害你買不起電腦的「幕後黑手」｜HBM vs DDR 產能大戰
TSMC晶片堆疊大戰：一次搞懂 SoIC-X、SoIC-P 與 3D IC 封裝的未來
你覺得晶上記憶體最後走 2T0C，還是 BEOL 1T1C？留言聊聊。
原始貼文在這：https://www.facebook.com/1147074221177116/posts/1154136300470908
本文由 vkinngworld／@vkinng 整理。這題在粉專討論很熱，歡迎來留言：FB 粉專「PLC」