重點先講：「台積電 2 奈米翻車」這個說法太重了。公開資訊顯示的是：高通把手機晶片拉到 5GHz 之後，持續高負載下的散熱跟不上，問題比較像「設計取捨＋封裝＋手機散熱」，而不是製程良率出事。這篇延伸我在粉專的貼文 〈台積電 2nm 翻車？高通 8EE6 狂飆 5GHz〉，把傳聞和工程事實分開來看。
發生了什麼
- 台積電官方：N2 是第一代奈米片（GAA）電晶體，2025 年第四季已在新竹、高雄量產，良率良好（TSMC 2nm 頁面）。
- N2 對比 N3E：同功耗速度 +10～15%，或同速度功耗 −25～30%，混合設計密度約 1.15 倍（Tom's Hardware 整理）。
- 韓國《首爾經濟》10 月 16 日報導：三星 Galaxy S27 Ultra 內測中，驍龍 8 Elite Extreme Gen 6 溫度多次超過門檻、持續負載時降頻，三星要求高通在 10 月中前改善（WebProNews 整理）。
- 高通回應：「沒有系統性的散熱問題」，10 月 20 日再確認這句話也涵蓋 Extreme 版。Gen 6 兩顆超大核時脈 5.0GHz。
- 另一項測試：改用 Offset PoP 封裝後，到達 105°C 門檻要超過 15 分鐘，上一代傳統 PoP 約 6 分 30 秒（T客邦）。
一句話：製程像把引擎換成更省油的新款，但你同時把轉速從 4,600 拉到 5,000 轉，還把引擎塞進更小的引擎室，省下來的油很快就被燒回去，熱也更難散。
工程點 1：省下的 25～30%，為什麼被吃回去？
CMOS 動態功耗大約是 P ≈ α·C·V²·f。頻率 f 要往上拉，通常電壓 V 也得一起加。我自己用假設算一下（非官方數據）：超大核從約 4.6GHz 拉到 5.0GHz（+8.7%），若電壓同時要加 6%，功耗變成 1.087 × 1.06² ≈ 1.22 倍。也就是說，N2 在「同速度」能省的 25～30%，大部分被「拉高頻率」用掉了。跑分漂亮，手機外殼的熱卻沒少多少。
工程點 2：密度變高，熱流密度跟著變高
N2 混合設計密度約是 N3E 的 1.15 倍。如果一顆核心消耗的功率差不多，面積卻縮小約 13%，每平方毫米的發熱（W/mm²）就約增加 15%。熱不怕總量大，怕集中：熱點溫度一衝上門檻，溫控就會降頻保護晶片。這是先進製程的共同課題，不只台積電，三星 2 奈米一樣要面對。
工程點 3：Offset PoP，把 DRAM 從熱點上方挪開
手機 SoC 傳統用 PoP（Package on Package），LPDDR 記憶體直接疊在處理器正上方，等於在火爐上蓋一床棉被。Offset PoP 把記憶體位置錯開，讓處理器熱點能更直接接觸散熱路徑。報導中到 105°C 門檻的時間從約 6.5 分鐘拉長到 15 分鐘以上，約 2.3 倍，代表封裝確實有幫助，但持續數十分鐘的遊戲或錄影仍可能撞到溫度牆。
工程點 4：最後一關是手機本身
晶片能撐多久，最後看整機：均熱板面積、石墨片、機身材質和廠商的溫控曲線。同一顆晶片，不同品牌手機的持續效能差很多。過去幾代驍龍旗艦首發機也常偏熱，多半靠韌體更新調整功耗曲線。所以「降頻」比較像系統調校問題，不等於製程失敗。
還缺什麼／待核
- 三星內測沒有公開溫度、降頻幅度等具體數據，目前無法獨立驗證。
- 網路流傳的「黑屏、縮缸」說法，我找不到可信的公開來源，先當傳聞看。
- Gen 6 用的是 N2 還是 N2P，各報導說法不一，以高通正式規格為準。
- 上面 1.22 倍是我用假設電壓算的示意，不是實測。
延伸影片
▶ 手機發燙救星？揭秘 1mm「固態散熱」黑科技：xMEMS 原理深度解析
▶ TSMC晶片堆疊大戰：一次搞懂 SoIC-X、SoIC-P 與 3D IC 封裝的未來
你覺得手機晶片該繼續追 5GHz、6GHz，還是乾脆把頻率降下來換持續效能？
這題在粉專討論很熱，歡迎來留言：PLC 粉專
想自己量手機充電、發熱時的實際功率，或出門重度使用要補電，可以參考：
FNIRSI FNB-C2 USB PD 3.1 Type-C 快充測試儀 電壓電流表
Anker A1664 MagGo 10000mAh Qi2 30W 超薄磁吸行動電源
本文含蝦皮分潤連結，透過連結購買我會獲得少量回饋，不影響你的價格。
vkinngworld｜@vkinng｜資料來源：TSMC、Tom's Hardware、WebProNews、T客邦
沒有留言:
張貼留言