繞開HBM的AI晶片：Fractile把DRAM疊上去、Axelera改用LPDDR6，兩條路架構比較

重點先講：AI 推論的瓶頸越來越不是算力，而是記憶體搬資料的速度。現在的標準答案是 HBM＋台積電 CoWoS，但 HBM 又貴又缺、CoWoS 產能被大廠包光。這週兩家新創給了兩個不同答案：Fractile 把 DRAM 往上疊，Axelera 把 HBM 換成 LPDDR6。這篇把兩條路拆開，用數字看各自賭的是什麼。

原始貼文在這：FB：Fractile 募了 7.2 億美元，就是要繞開 HBM！（Axelera 那篇也在粉專：拒絕 HBM 綁架與水冷天價）

發生了什麼

• 11 月 11 日，英國 Fractile 完成 7.2 億美元 C 輪，投後估值約 70 億美元，由 Thrive、Founders Fund、Lightspeed、Redpoint 共同領投，Alphabet 旗下 CapitalG 與英國主權 AI 基金參與。累計募資約 9.55 億美元。
• Fractile 的做法：不用 HBM，把標準 DRAM 直接封裝在邏輯晶片正上方，宣稱頻寬遠高於 HBM、容量遠大於 SRAM。首批晶片與系統預計 2027 年出貨。
• Bloomberg 8 月報導 Anthropic 初步同意採購約 2.5 億美元 Fractile 晶片（雙方未證實）。
• 11 月 12 日，荷蘭 Axelera AI 公布第三代架構 Titania：雙小晶片封裝、2.5 PFLOPS（FP8）、400 W、128 GB LPDDR6、2,458 GB/s。2027 年 Q3 量產，已有超過 3 億美元客戶部署承諾。

一句話分清楚：
HBM＋CoWoS＝記憶體放在晶片「旁邊」，靠中介層上上千條線並排傳。
Fractile＝記憶體疊在晶片「上面」，垂直連接，距離最短。
Axelera＝記憶體還在旁邊，但換成便宜大容量的 LPDDR6，靠架構把每一 bit 頻寬用好。

工程重點 1：推論為什麼卡在記憶體頻寬

大模型逐字生成時，每吐一個 token 都要把用到的權重從記憶體讀一遍。所以單一使用者的速度上限，大約是 記憶體頻寬 ÷ 每個 token 要讀的位元組數。作者換算：以總參數 6,710 億、每 token 啟用約 370 億參數的 MoE 模型（DeepSeek-V3 等級）為例，FP4 下每個 token 約讀 18.5 GB。Titania 單顆 2,458 GB/s 的理論上限約每秒 130 個 token；AX8 整台 19.6 TB/s 約 1,060 個。實際會被通訊、KV cache 與利用率打折，但方向很清楚：頻寬決定速度，容量決定塞不塞得下。

工程重點 2：Fractile 賭的是「距離」，本質是 SoIC 式 3D 堆疊

HBM 在 CoWoS 上是並排放，資料要橫跨中介層走幾毫米。Fractile 把 DRAM 直接蓋在運算核心正上方，路徑縮到幾微米，連接點可以鋪滿整個晶片面積，而不是只用晶片邊緣。概念上跟 AMD 3D V-Cache（台積電 SoIC 混合鍵合把 SRAM 疊在 CPU 上）同一家族，只是疊的從 SRAM 換成容量大得多的 DRAM。昨天華為韜定律那篇講的混合鍵合，在這裡變成記憶體的解法。Fractile 沒公布具體頻寬數字與代工夥伴，這兩點要等 2027 年產品。

工程重點 3：Axelera 賭的是「容量」，而且繞開封裝排隊

LPDDR6 單顆頻寬比 HBM 低，但它是手機、AI PC、車用的標準品，走一般封裝，不用排 TSV 堆疊和 CoWoS。美光曾說同樣位元數的 HBM3E 吃掉的晶圓約是 DDR5 的 3 倍，所以同一片晶圓做成標準 DRAM 能多出不少容量。Axelera 的算盤是 MoE 模型總參數大、每次啟用小：作者換算，1.6 兆參數在 FP4 約 800 GB，AX8 的 1 TB 剛好塞得下還留 KV cache 空間，而且整台 5～6 kW 氣冷，舊機房 15 kW 機櫃能放兩台。

工程重點 4：真正的三道關：熱、良率、產能

第一，DRAM 怕熱：JEDEC 規範超過 85°C 就要加倍刷新，漏電也變快；Fractile 把 DRAM 壓在最燙的運算晶片上，熱設計是生死題。第二，良率相乘：堆疊後壞一層就賠整顆，必須先篩出已知良品（KGD）。第三，產能：LPDDR6 一樣出自三星、SK 海力士、美光，只是能多源採購；粉專提到 Fractile 可能找力積電、華邦電這類客製 3D DRAM 廠，目前是業界推測，沒有官方證實。至於台積電：HBM 路線越熱，CoWoS 越吃緊；3D 堆疊路線越熱，SoIC 類技術越吃香，兩邊它都在牌桌上。

還缺什麼／待核

• Fractile「比現有晶片快 100 倍、能耗省 90%」與 Axelera「每瓦吞吐 7 倍、TCO 20 倍」都是公司說法，Axelera 的數字官方註明為模擬，兩家都還沒有量產實測。
• Fractile 未公布每顆晶片的頻寬、容量、製程與代工廠。
• 130／1,060 token/s、800 GB 是作者用公開規格做的理論上限換算，不是實測。
• 與力積電、華邦電合作屬推測，未見官方消息。

延伸影片

黃仁勳說 AI 的盡頭是電！微型核能 vs 燃料電池，誰能拯救算力荒？

Axelera 標榜「不用水冷、舊機房就能跑」，背後就是這支影片講的 AI 用電壓力。

你覺得 2027 年誰會先證明自己：往上疊的 Fractile，還是換記憶體的 Axelera？還是 HBM＋CoWoS 根本不會被撼動？留言聊聊。

資料來源：TechCrunch、SiliconANGLE、SiliconReport（引 Reuters、Bloomberg、FT），Balderton 與 Lightspeed 投資公告（2026-11-11）；Axelera AI 新聞稿與 Titania 產品頁（2026-11-12）；FB 粉專原文。標示「作者換算」者非官方數字。
原始貼文在這：https://www.facebook.com/1147074221177116/posts/1159830179901520
本文由 vkinngworld／@vkinng 整理。半導體新聞每天在粉專拆，歡迎來留言：FB 粉專「PLC」