重點先講：大家都說 B200 要液冷是因為「太燙」。這只說對一半。真正讓工程師睡不著的，是台積電 CoWoS 封裝裡好幾種材料熱膨脹不一樣：每次 GPU 從待機衝到滿載再降回來，封裝就被「拉一次、放一次」。液冷把溫度壓低、把溫差壓小，等於幫焊點和微凸塊延壽。
發生了什麼
- 功耗：HGX B200 每顆 GPU 可設定到 1kW（NVIDIA 文件）；GB200 NVL72 裡的 B200 最高約 1,200W、GB300 NVL72 的 B300 約 1,400W，而且 NVL72 沒有氣冷版（Barrack AI 整理）。
- 2024 年 Blackwell 延遲時，SemiAnalysis 指出 CoWoS-L 裡 GPU 晶粒、矽橋、有機中介層與基板之間的熱膨脹係數（CTE）失配會造成翹曲，輝達因此改了上層金屬與凸塊設計（SemiAnalysis、3D InCites）。
- 2026 年 10 月 OCP APAC，台積電先進封裝負責人何軍提到：材料越擠越近，「不匹配的梯度」累積應力；超過 5.5 倍光罩後，散熱和翹曲難度非線性上升，還舉了元件測試沒事、裝進客戶系統卻出現崩角與 low-k 脫層的案例（Simple Tech Trend 整理）。
B200 是兩顆接近光罩極限的大晶粒。我假設兩顆合計約 1,600mm²，1,200W 平均下來約 0.75 W/mm²，也就是 75 W/cm²（作者估算，熱點還會更高）。這個熱流要穿過晶粒、導熱介面材料（TIM）、蓋板再到散熱器，每一層都有熱阻。氣冷的空氣比熱和導熱太差，只能靠更大的鰭片和更快的風扇硬撐；冷板液冷讓水直接貼著蓋板帶走熱，同樣功耗下晶片溫度可以低很多。
工程重點 2：真正的殺手是 CTE 失配矽約 2.6 ppm/K，有機基板約 15 ppm/K，差約 12 ppm/K。5.5 倍光罩約 4,720mm²，等於邊長約 69mm 的正方形，角落離中心約 49mm。作者粗算：升溫 55K 時，矽和基板在角落的「自由伸縮差」約 32µm；壓到 35K 只剩約 20µm（未計底部填充膠等拘束，只說明量級）。對間距只有幾十微米的微凸塊來說，這是每天上百次的拉扯。焊點熱疲勞常用 Coffin-Manson 關係，以指數約 2 粗估，溫差從 55K 降到 35K，壽命約多 2.5 倍（作者估算）。
工程重點 3：溫度梯度，比平均溫度更危險同一個封裝裡，GPU 核心最燙，旁邊的 HBM 堆疊相對冷，基板更冷。溫度不均勻，封裝就不是均勻膨脹，而是扭成「馬鞍形」或「笑臉、哭臉」形。這就是何軍說的「梯度」問題：平均溫度看起來還好，局部應力卻可能讓 low-k 介電層脫層、晶粒邊角崩裂。液冷的優勢在於熱容量大、流量可調，能把熱點和周邊的溫差拉近，而不只是把最高溫壓下來。
工程重點 4：下一步是把水道做進矽裡台積電在 ECTC 2025 發表矽整合微冷卻器（IMC-Si），在 3.3 倍光罩的 CoWoS-R 上，用 40°C 進水、每分鐘 10 公升，可散掉最高 3.4kW（約 2.5 W/mm²）；密封膠設計成可容忍封裝翹曲，並通過 2,000 次溫度循環測試（IEEE ECTC 2025）。這是展示技術，不代表 Blackwell 量產已採用。但方向很清楚：封裝越大，散熱就越要「長」在封裝裡。粉專 10/25 也用一句話講過這件事：FB 原文：B200 為什麼一定要用液冷。
還缺什麼／待核
- 輝達和台積電沒有公開 B200 的實際翹曲量、凸塊間距或可靠度規格，本文溫差與壽命數字都是作者用公開材料參數做的量級估算。
- 2024 年的 CTE 失配說法來自分析機構與媒體，輝達官方只承認改過光罩提升良率。
- OCP 演講內容引用自第三方整理，非台積電官方逐字稿。
延伸影片
你以為 TSMC 的 CoWoS 只有一種嗎？其實是三種！
手機發燙救星？揭秘 1mm「固態散熱」黑科技你覺得下一代 AI 晶片會走冷板、浸沒式，還是直接把水道做進矽裡？留言告訴我。
本文由 vkinngworld／@vkinng 整理。這題在粉專討論很熱，歡迎來留言：FB 粉專「PLC」
