2026年10月27日 星期二

LMR 富錳電池原理:GM 第四代電動車為何捨 LFP?電壓衰減與 33% 能量密度解析


重點先講:電池界一直有個兩難:要便宜選 LFP 磷酸鐵鋰,要跑得遠選 三元鋰(NMC/NCA)。GM 10/21 在 GM Forward 發表會端出第三條路:第四代電動車平台將用 LMR 富錳電池(lithium manganese rich),號稱全球第一款量產 LMR。下面拆四件事:配方換了什麼、電壓衰減為什麼是死穴、20% 效率對電池容量的意義,以及方形電芯帶來的結構帳。文中的車款耗電、容量與重量換算是我自己的假設與示意算術,不是 GM 數據。

發生了什麼:GM 第四代平台與 LMR 電池

  • 10/21 GM Forward(紐約):第四代平台結合 LMR 方形電芯、新驅動單元與中央運算架構;GM 說每 kWh 能多跑約 20% 里程。電芯由 GM 與 LG Energy Solution 合資的 Ultium Cells 在田納西 Spring Hill 生產。
  • 官方數字:LMR 能量密度比 LFP 高 33%、成本相當;驅動單元零件數少 40%;線束少 30%;開發時用電腦模擬超過 30 萬種電池設計,從第一個電池包概念到正式立案只花一個月。
  • Car and Driver 補充:GM 主管 Zach Walker 說第四代車重約輕 15%、風阻係數低 25%、新驅動單元效率高 20%,合起來約可少用 20% 電池容量。GM 沒有公布電池包 kWh、每 kWh 成本、首發車款與上市日期。

一句話看懂 LMR:它是層狀氧化物正極(跟三元鋰同家族),但在晶格裡多塞了鋰、用大量錳取代鎳和鈷。多出來的鋰讓容量變高,錳讓材料變便宜;代價是第一次充到高電壓時晶格會「重組」,之後電壓慢慢往下掉。

工程重點 1:LMR 配方,用錳換掉鎳和鈷

GM 自己給的對照很直白:典型高鎳電芯大約是 鎳 85%、錳 10%、鈷 5%;LMR 大約是 鎳 35%、錳 65%、鈷幾乎為零(TechCrunch、WIRED 引述的範圍是錳 60–70%、鎳 30–40%、鈷 0–2%)。錳比鎳、鈷便宜也好取得,這是 LMR 能喊出「LFP 的價格」的底氣。能量密度方面,GM 說比 LFP 高 33%,Car and Driver 的說法是接近現在的 NMCA。換句話說,LMR 想站在 LFP 跟三元鋰中間,吃兩邊的好處。GM 沒說這 33% 是重量能量密度還是體積能量密度,這點後面算帳時要小心。

工程重點 2:電壓衰減,富錳正極卡關十幾年的死穴

LMR 的高容量來自晶格裡的 Li₂MnO₃ 成分。美國能源部的「Deep Dive」研究整理過:第一次充電時,約 4 V 先從一般層狀區拔出鋰,到了約 4.45 V 以上 Li₂MnO₃ 區才被「活化」,靠氧參與氧化還原多吐出鋰;Argonne 的同步輻射實驗在約 4.46 V 觀察到晶格應變與氧釋放。問題是活化後晶格不穩,錳離子會遷移到鋰層,局部結構慢慢變成能量較低的排列,於是每圈放電電壓都往下掉一點,這就是電壓衰減。2017 年的模擬研究甚至寫,衰減要壓到約 0.1 mV/圈 這個等級才適合車用,並建議把上限電壓限制在約 4.6 V 以下。GM 說已和供應商用專有摻雜、表面塗層、顆粒工程與製程改良解決,壽命可比照現行高鎳電芯,但目前沒有公開的循環曲線可以核對。

工程重點 3:每 kWh 多跑 20%,電池能少多少?

「多跑 20%」跟「少用 20% 電池」不完全是同一件事。同樣里程下,需要的電量是 1 ÷ 1.2 ≈ 0.83,也就是少約 17%;Car and Driver 引述的「約 20%」是取整後的說法。舉例(作者假設):一台中型休旅要跑 300 英里,假設現在每 kWh 跑 3.3 英里,需要約 91 kWh;效率提升 20% 後只要約 76 kWh。再疊上 LMR 比 LFP 高 33% 的能量密度(假設是重量密度),同電量的電芯重量是 1 ÷ 1.33 ≈ 0.75;兩者相乘約 0.63,代表電芯重量可能比「同里程、用 LFP、舊效率」的設計少三成多。這是示意算術,沒算電池包結構、冷卻和安全餘裕。

工程重點 4:方形電芯,把模組和零件砍掉

現行 Ultium 用的是軟包(pouch)電芯,LMR 改成方形(prismatic)硬殼。GM 2025 年的說明是:方形電芯讓模組零件減少 75%、整包零件減少 50%,非活性材料比例也跟著下降。硬殼本身能承受一部分結構與膨脹應力,電池包就不必再用那麼多支架和緩衝件。BMS 也有新功課:層狀氧化物的放電曲線本來就比 LFP 傾斜,用電壓估電量比 LFP 容易;但如果電壓會隨老化往下飄,電量估算的對照表就得跟著修正,否則儀表上的剩餘里程會越用越不準(這段是我的工程推論)。

還缺什麼/待核

  • GM 沒公布電池包 kWh、每 kWh 成本、循環壽命曲線,也沒有第三方的電壓衰減測試。
  • 首發車款說法不一:Car and Driver 說先上全尺寸電動皮卡,InsideEVs 引述發言人說是跨界休旅,Bloomberg 說約三年內推出主流電動休旅。
  • 33% 是重量還是體積能量密度未說明;本文 3.3 英里/kWh、300 英里與 0.63 倍重量都是作者假設。

相關影片:三元鋰、LFP 與電池成本

三元鋰與磷酸鐵鋰電池差異影片縮圖:LMR 富錳電池的比較基準

如果 2028 年真的有一台用 LMR、價格跟 LFP 車差不多、但多跑兩三成的電動車,你會買嗎?還是在看到十萬公里的電壓衰減數據之前,你寧可先選成熟的 LFP?留言聊聊。

更多電池材料與製程的白話拆解(例如乾式電極),可以到我的 FB 粉專「PLC」看看:乾式電極到底神在哪?用「做千層酥皮」看懂電池製程革命(粉專首頁)。

手邊就能觀察的鋰電池:行動電源與 USB 電表

LMR 的關鍵字是「電壓」。想親手看看鋰電池的電壓、電流怎麼隨電量變化,一顆行動電源加一個 USB 電表就能玩:

【行動電源 1】Anker A1664 MagGo 10000mAh Qi2 30W 超薄磁吸行動電源 (授權直營)

【行動電源 1】Anker A1664 MagGo 10000mAh Qi2 30W 超薄磁吸行動電源 (授權直營)

【USB電表 1】FNIRSI FNB-C2 USB PD 3.1 Type-C 快充測試儀 電壓電流表

【USB電表 1】FNIRSI FNB-C2 USB PD 3.1 Type-C 快充測試儀 電壓電流表

本文含蝦皮分潤連結,透過連結購買我會獲得少量回饋,不影響你的價格。

2026年10月26日 星期一

台積電 SoIC-X vs SoIC-P 比較:混合鍵合 3D IC 原理,從 9µm 縮到 4.5µm 間距為何關鍵


重點先講:我 2 月那支 「TSMC 晶片堆疊大戰」昨晚突然又多了上百次觀看,剛好台積電今年技術論壇把 SoIC 路線圖更新了,這篇把重點補上:SoIC-X 走無凸塊混合鍵合,拚密度和能效;SoIC-P 走微凸塊,拚成本。兩條路怎麼選,關鍵就在「接點間距」。

TSMC晶片堆疊大戰:一次搞懂 SoIC-X、SoIC-P 與 3D IC 封裝的未來

發生了什麼

  • 路線圖更新:台積電表示,9µm 間距的 N7 對 N7 SoIC 2023 年量產,6µm 版本 2025 年量產;N2 對 N2(6µm)預計 2028 年、A14 對 A14(4.5µm)2029 年量產。
  • A14 SoIC:官方新聞稿說,A14 對 A14 的晶粒間 I/O 密度比 N2 對 N2 高 1.8 倍。
  • 產能:供應鏈報導 2026 年 SoIC 月產能約 1 萬到 1.5 萬片,主力在竹南 AP6;法人估每 1 萬片產能投資約 68 到 70 億美元,遠高於 CoWoS。
  • 但也有轉向:DIGITIMES 1 月報導,嘉義 AP7 原本規劃給 SoIC 的 P2、P3 廠改做 CoWoS,因為眼前 CoWoS 缺口更大。

一句話分辨:SoIC-X 是「兩片晶片直接銅貼銅」,中間沒有焊錫球;SoIC-P 是「中間還有一排小焊錫凸塊」。前者像把兩層樓蓋成同一棟,後者像兩棟樓之間搭很多小天橋。

工程重點 1:SoIC-X 和 SoIC-P 到底差在哪

SoIC-X 是無凸塊(bumpless)堆疊:晶片表面做出平整的銅墊和介電層,對準後直接鍵合,銅和銅經過退火擴散接在一起,訊號再經過很細的 TSV 往下走。可以做晶片對晶圓,也有晶圓對晶圓版本(適合兩邊晶片一樣大、良率高的製程)。SoIC-P 則保留微凸塊,2023 年台積電介紹時是 18 到 25µm 間距,鎖定手機、IoT、客戶端這類成本敏感的產品;後續路線圖從 25µm 面對背,走向 16µm 面對面。簡單說:X 拚性能、P 拚價格。

工程重點 2:為什麼間距縮一點就差很多

接點是排成格子的,所以每平方毫米的接點數大約跟間距平方成反比。用最理想的方格去算(示意,不是實際可用 I/O 數):25µm 約 1,600 個/mm²、16µm 約 3,900、9µm 約 12,300、6µm 約 27,800、4.5µm 約 49,400。從微凸塊 25µm 到混合鍵合 6µm,理論密度差約 17 倍。接點多,就能用「很多條慢而短的線」取代「少數幾條快而長的線」,每傳 1 bit 的能量也跟著下降。AMD 在 MI300 的封裝論文就寫,混合鍵合比微凸塊互連密度高 15 倍以上、互連能效高 3 倍以上。Broadcom 也舉過實際數字:面對背約 1,500 訊號/mm²,面對面約 14,000 訊號/mm²。

工程重點 3:良率、散熱和 KGD,才是真正的門檻

混合鍵合沒有焊錫可以「吃掉」誤差,所以表面要極平、極乾淨,一顆微粒就可能造成一片空洞;對準精度也要跟著間距一起縮。第二是良率相乘:兩顆晶粒疊在一起,只要其中一顆壞,整組就報廢,所以晶片對晶圓的做法會先挑出測試合格的晶粒(KGD)再疊。但細間距接點本身很難用探針測,測試策略要事先設計。第三是散熱:上層晶片的熱要穿過下層才能散掉,邏輯疊邏輯時熱點會互相加熱,這也是 AMD 早期 3D V-Cache 要把快取放在 CCD 上方並限制頻率的原因之一。這些都會反映在成本上,所以法人估 SoIC 每萬片的資本支出遠高於 CoWoS。

工程重點 4:SoIC 加 CoWoS/InFO,才是完整的 3D IC

SoIC 本身只解決「垂直疊」。疊好的晶片在外面看起來就像一顆普通 SoC,再放進 CoWoS(2.5D 中介層,旁邊擺 HBM)或 InFO(手機常用的扇出封裝),就成了 3D IC。AMD MI300 就是例子:運算晶粒用 SoIC 疊在 I/O 晶粒上,再放到 CoWoS 中介層旁接 HBM,AMD 自己叫它 3.5D。往後看,供應鏈報導 NVIDIA 2028 年的 Feynman 世代會大幅提高 SoIC 用量,TrendForce 引述報導說 Apple M5 Pro/Max 也開始採用台積電 SoIC 相關封裝。至於 HBM 本身的堆疊,我們 10/21 已經寫過,這裡不重複。

還缺什麼/待核

  • 每平方毫米接點數是用理想方格算的示意值,實際可用的訊號數會因電源、接地和冗餘接點而少很多。
  • 2024 年論壇的舊路線圖曾寫 2027 年 3µm,今年官方說法是 2029 年 4.5µm(A14 對 A14),兩者口徑不同,本文以 2026 年官方資料為準。
  • 2026 年產能、每萬片投資金額、NVIDIA 與 Apple 採用情形,都是供應鏈或媒體報導,台積電沒有正式公布。

影片連結

主影片:TSMC晶片堆疊大戰:一次搞懂 SoIC-X、SoIC-P 與 3D IC 封裝的未來

▶ 看完整影片(@vkinng)

延伸觀看:你以為 TSMC 的 CoWoS 只有一種嗎?其實是三種!(CoWoS-S/R/L)、銅線撐不住了!硬核拆解「矽光子」與 CPO 終極封裝(台積電 COUPE 光引擎也是用 SoIC 疊的)。

你覺得下一代 AI 晶片會全面走 SoIC-X 混合鍵合,還是成本壓力會讓 SoIC-P 和 CoWoS 撐更久?留言聊聊。

2026年10月25日 星期日

AI 寫程式除錯迴圈解析:你以為在命令 AI,其實是你在幫它複製貼上、回報 bug







重點先講:我在 Facebook 發了一支短 Reel,講一個很多人每天都在經歷、卻很少說破的事:你以為是你在命令 AI,其實是 AI 在給你內容,你負責複製、貼上、遇到 bug、回報,再修正。一輪又一輪,到底誰才是操作員?這篇用工程和自動化的角度把它拆開,最後講怎麼把角色翻回來。

▶ 看完整 Reel(Facebook)

Reel 在講什麼

  • 第 1 步:你下指令,AI 一口氣吐出一大段程式碼或設定。
  • 第 2 步:你複製、貼到編輯器或 PLC 專案,存檔、編譯、執行。
  • 第 3 步:出現錯誤訊息,你再把錯誤貼回去給 AI。
  • 第 4 步:AI 道歉、給新版本,你再複製、貼上……回到第 2 步。

用控制迴路來看:設定值是你想要的功能,控制器是 AI,受控體是你的程式和設備,而「量測、回授」這一段全靠你手動抄錯誤訊息。在工廠裡,沒有人會讓操作員每個掃描週期都看一次錶、再把數字打回 PLC;但寫程式時,我們常常就這樣做。

工程重點 1:AI 看不到執行結果,所以一定要驗

聊天視窗裡的 AI 沒有你的執行環境:它不知道你裝了哪個版本的函式庫、PLC 韌體是哪一版、I/O 實際怎麼配。它只能「猜一個看起來合理的答案」。最典型的是幻覺套件:USENIX Security 2025 的論文用 16 個模型產生 57.6 萬段程式碼,推薦的套件裡約 19.7% 根本不存在;商用模型平均約 5.2%,開源模型約 21.7%。這些名字還可能被有心人搶註,變成供應鏈攻擊。再加上對話一長,前面講過的限制條件容易被忽略,你就會看到同一個 bug 修好又回來。

工程重點 2:「感覺變快」不等於真的變快

METR 在 2025 年做過一個隨機對照實驗:16 位資深開源開發者在自己熟悉的專案裡做 246 個任務,允許用 AI 的那組反而多花了 19% 時間,但他們事後仍自認快了 20%。螢幕錄影顯示,省下的打字時間被「看 AI 輸出、寫提示、等它生成」吃掉了。這正是 Reel 裡那個迴圈的成本。公平地說,METR 在 2026 年 2 月已經表示這份結果過時了,新工具可能真的變快,只是新數據證據力還很弱。重點不是 AI 好或壞,而是人在迴圈裡手動搬運的時間,沒有被算進去。

工程重點 3:把角色翻回來,先給規格和驗收條件

做過 PLC 專案的人都知道,開工前要先有 I/O 表、動作時序、連鎖條件,交機前要跑 FAT/SAT。對 AI 也一樣:不要只說「幫我寫一段程式」,而是先給規格、限制、輸入輸出範例和測試案例,例如「這個函式輸入 X 要回傳 Y、遇到斷線要在 3 秒內報警」。有了驗收條件,你就從「幫 AI 抄錯誤的人」變成「定義什麼叫完成的人」,AI 每次給的東西也能直接對著測試判斷對錯。

工程重點 4:把回授自動化,人只管設定值和最後放行

下一步是把「複製、貼上、執行、回報」這段交給機器:讓 AI 代理能直接在專案裡執行測試、讀錯誤訊息、自己修,再用 CI、靜態檢查、型別檢查擋住明顯錯誤。就像把手動抄表改成感測器直接接進 PLC,回授迴路閉合在自動化裡,人退到監督層:訂規格、審關鍵變更、決定上線。要注意,碰到實體設備的程式,還是要有模擬或安全連鎖,不能讓 AI 直接改現場。

還缺什麼/待核

  • Reel 內容依作者描述撰寫;實際畫面與細節請以 Facebook 原片為準。
  • 19.7% 幻覺套件率是論文測試當時的模型(含 GPT-4、CodeLlama 等),新模型的比例可能不同。
  • METR 的 19% 變慢是 2025 年初的工具與特定情境;METR 自己已說明結果過時。
  • 文中控制迴路與 PLC 的比喻是作者觀點,不是研究結論。

看完整 Reel

這個「人變成 AI 的複製貼上機」的畫面,Reel 裡演得更直接:

▶ 到 Facebook 看 Reel

你用 AI 寫程式或寫 PLC 時,最常卡在哪一步?是複製貼上、找 bug,還是 AI 一直修不好同一個錯?留言聊聊,順便到 Reel 那邊分享你的經驗。