在 AI 浪潮下，NVIDIA 的 GPU 一卡難求，大家都知道瓶頸卡在台積電的 CoWoS 先進封裝產能。同時，新聞也不斷報導 ASML 的 EUV (極紫外光) 光刻機有多昂貴、多重要。
這導致了一個常見的邏輯誤區：
「既然 CoWoS 是現在最缺、最先進的技術，那它一定也是用最昂貴的 EUV 機器做出來的吧？」
答案可能會讓你大吃一驚：完全不是！ 事實上，CoWoS 製程如果不小心用了 EUV，那才是真正的災難。今天我們就來聊聊，為什麼這項頂尖技術，骨子裡依賴的卻是「成熟」甚至被視為「舊世代」的光刻設備。
1. 先搞懂名詞：什麼是「光刻」？什麼是「曝光」？
在深入 CoWoS 之前，我們先釐清兩個常被混用的詞：
光刻 (Photolithography)： 這是整個「製程」的統稱。它的原理就像是洗照片。我們在晶圓塗上感光材料，用光去照它，然後顯影、蝕刻，最後把電路圖案「刻」在晶圓上。
曝光 (Exposure)： 這是光刻製程中最關鍵的一個動作。也就是「光線打在晶圓上」的那一瞬間。
先進製程（如 3nm）用的是波長極短的 EUV（極紫外光） 進行曝光。
成熟製程或封裝，通常使用波長較長的 DUV（深紫外光） 進行曝光。
簡單來說： 「光刻」是整套工藝，「曝光」是手上的那把雕刻刀。而 CoWoS 選擇了 DUV 這把刀。
2. CoWoS 的任務：它是「蓋橋」，不是「蓋樓」
為什麼 CoWoS 不需要 EUV？這要從它的任務說起。
先進製程 (3nm 晶片)： 台積電在做 NVIDIA H100 的 GPU 核心時，是在方寸之間塞進數百億個電晶體。線路寬度只有幾奈米，這時候非用 EUV 這種「奈米級雷射刀」不可，否則刻不出來。
先進封裝 (CoWoS)： CoWoS 的工作，是把做好的 GPU 和旁邊的 HBM (記憶體) 連接起來。 它需要在一個矽中介層 (Silicon Interposer) 上，畫出連接兩者的電路（RDL）。這些線路的寬度雖然比傳統電路板細很多，但通常是在 微米 (µm) 等級（例如 0.4µm ~ 10µm）。
關鍵差異就在這裡： 對於 3nm 的晶片來說，EUV 是必需品。 但對於微米級的 CoWoS 線路來說，EUV 的精度太高了，簡直是**「殺雞用牛刀」**。
3. 為什麼 CoWoS 偏愛 DUV？（三大理由）
台積電選擇使用 DUV（甚至更舊的 i-line 光刻機）來進行 CoWoS 的曝光製程，主要有三個考量：
A. 成本與效率 (Cost & Efficiency)
一台 EUV 造價超過 1.5 億美元，而且曝光速度相對慢（因為光線在真空中衰減很快）。 CoWoS 的線路比較「粗」，用成熟的 DUV 設備不僅跑得快，成本更是只有 EUV 的一小部分。如果硬用 EUV 做封裝，你的顯卡價格可能要再翻一倍。
B. 景深與對焦 (Depth of Focus)
這是一個物理學問題。EUV 的光學系統非常精密，對焦的深度（景深）很淺。這意味著被曝光的表面必須「超級平整」。 但在做封裝時，晶片堆疊後的表面難免會有一點點高低不平。DUV 的波長較長，對這種「不平整」的容忍度較高，更容易成功把電路圖案曝光在基板上。
C. 尺寸限制 (Reticle Size Limit) —— 最致命的原因
這是目前 AI 晶片最大的挑戰。 EUV 設備原本是為了做小巧精密的晶片設計的，它的單次曝光區域 (Reticle Field) 比較小（約 26mm x 33mm）。 但現在的 AI 晶片（如 NVIDIA Blackwell B200）加上封裝後的尺寸超級巨大，早就超過了 EUV 單次曝光的範圍。
相比之下，DUV 技術在處理**「拼接 (Stitching)」**（把多次曝光的圖案接在一起）方面非常成熟。台積電可以用 DUV 輕鬆做出比單一光罩大 3 倍、甚至 4 倍的超大面積中介層，來承載那些巨無霸 AI 晶片。
4. 結論：新舊技術的完美協奏
所以，當我們在談論 CoWoS 產能擴充時，台積電買的並不是 ASML 最貴的 EUV，而是大量的 DUV 曝光設備以及封裝用的貼合機。
這給了我們一個重要的啟示：半導體產業不只是追求「越細越好」，而是追求「最適化」。
大腦 (GPU)： 需要 EUV 的極致精度。
身體 (CoWoS)： 需要 DUV 的大面積與高效率連接。
下次看到 CoWoS 的新聞，別再以為它跟光刻技術無關，它可是把「阿公級」的光刻機發揮到極致的藝術品呢！
