台積電CoWoP架構解析：砍掉ABF載板後，AI封裝省什麼又犧牲什麼

重點先講：CoWoS 最貴、最卡的一層，常常不是矽中介層本身，而是底下那片 ABF／BT 封裝載板加上 BGA。供應鏈近期討論的 CoWoP（Chip-on-Wafer-on-PCB），核心構想很直白：GPU 與 HBM 之間仍靠矽中介層做微米級互連，但整疊「Chip-on-Wafer」改直接落到高階 PCB，砍掉傳統封裝載板與錫球。省材料、縮路徑、簡供應鏈——聽起來很香；線寬變粗、翹曲與良率帳單，則是另一面。

發生了什麼

• 定義（產業分析用語，非台積電正式產品發表）：CoWoP 保留矽中介層服務 GPU↔HBM 細間距；以 mSAP／HDI 等級高階 PCB 取代 ABF／BT 載板＋BGA（DigiTimes、工商時報等供應鏈報導）。
• 報導宣稱效益：砍掉 ABF＋BGA 後，封裝材料成本約可降 20–30%；電氣路徑可縮短約 40%（DigiTimes 一則）；熱路徑不必再穿過 ABF；PCB 產能與週期相對較有彈性。
• 工業壓力：OCP APAC 2026，台積電先進封裝負責人何軍指出 CoWoS 5.5 倍光罩已量產、良率約 98–99%，並點名 ABF 載板與記憶體仍是瓶頸——這正是「跳過載板」構想有人聽的背景（第三方整理）。
• 市場傳：輝達可能以 CoWoS＋CoWoP 雙軌應對 Rubin GR150（約 2026 年 10 月供應鏈傳聞）；JPM／MS／Ming-Chi 等分析師對中期大量採用偏懷疑。台積電自己較清楚的公開敘事仍是 CoPoS 面板級封裝（約 2026 試產、2028 量產量級），CoWoP 相對仍屬早期概念。
• 粉專整理／市場傳：矽中介層單價約 US$15k 量級、14 層 ABF 良率壓力、報價上漲約 20%、Rubin 長達約 52 週交期——本文當「市場合成」引用，非財報稽核數字。10 月法說電話會議亦有先進封裝需求「very large gap」的評論轉述。

一句話對照：CoWoS = Chip-on-Wafer-on-Substrate（ABF／有機載板＋BGA）；CoWoP = Chip-on-Wafer-on-PCB（載板層被高階板取代）。兩者都還有矽中介層，不是「不要中介層」。

工程重點 1：砍掉的是載板層，不是微凸塊

GPU 與 HBM 之間的微凸塊、矽中介層上的細線，仍是 CoWoS 家族的價值核心——間距在數微米量級。CoWoP 沒有宣稱要改這一段，而是動「中介層往下」：原本要再過一層高密度 ABF 載板、再用 BGA 焊到系統板；現在改成中介層（或經有限重佈）直接落到可量產的高階 PCB。供應鏈邏輯是：ABF 產能與週期卡得緊，PCB 廠能補；材料帳上少買一片昂貴載板與一層錫球。

工程重點 2：材料省 20–30%，不代表總成本同比例下降

報導口徑是「封裝材料成本約 −20–30%」。作者示意：若 ABF＋BGA 本來就占 CoWoS BOM 材料裡的顯著一截，砍掉它們，落在「材料」這欄看到 20–30% 並不奇怪；但同一批報導也提到 PCB 製程費可能約 2 倍於一般板，再加上翹曲補償、測試與重工。因此「材料 −20–30%」≠「整顆模組總成本 −20–30%」。在沒有公開 BOM 拆解前，只能把區間當供應鏈宣稱，不能當審計數字。

工程重點 3：線寬代價——板側 I/O 變粗約 ≥2.5 倍

ABF 載板可做到次 10µm 級線寬／線距；高階 PCB 的 mSAP 常見約 25/25 µm。作者估算示意：25 ÷ 10 = 2.5，也就是板側路由 pitch 粗約 ≥2.5 倍（示意，非量測）。結果是：中介層上的細腳距，下到板端必須做較粗的重佈或較少的直接 I/O——訊號完整性、電源平面分割、逃逸走線都會重新設計。DigiTimes 提到電氣路徑可縮約 40%，方向合理（少一層載板與 BGA 高度），但那是報導數字，不是本文在實驗室量到的。

工程重點 4：翹曲、CTE 與良率，才是真正的工程帳單

矽中介層 CTE 接近矽；有機 ABF 與 PCB 的 CTE 都高得多。把大面積 CoW 直接貼到 PCB，翹曲與熱循環應力不會 magically 消失，只是「應力落在哪一層、用什麼 underfill／補強」換了位置。良率若掉幾個百分點，重工（尤其已貼好 HBM 的昂貴堆疊）很快吃掉材料省下來的錢。這也是分析師對「Rubin 世代就大量走 CoWoP」偏保守的原因：技術演示與供應鏈備援是一回事，吃掉主力產能是另一回事。粉專原文也從載板瓶頸角度聊過這條線：FB 原文：CoWoP 與載板壓力。

還缺什麼／待核

• 台積電尚未把 CoWoP 列為與 CoWoS／CoPoS 同級的正式量產平台名稱；本文依 DigiTimes／工商時報等供應鏈報導整理，屬產業分析。
• 「材料 −20–30%」「路徑 −40%」「PCB 製程費約 2×」皆為報導宣稱，缺公開 BOM 與實測驗證。
• 輝達 Rubin GR150 雙軌、52 週交期、中介層約 US$15k 等為粉專整理／市場傳，非公司財報或規格書。
• 與 CoPoS（面板、約 2028）的關係：兩者都在紓解載板／產能壓力，但製程與時程不同，不宜混為同一產品。

延伸影片

你以為 TSMC 的 CoWoS 只有一種嗎？其實是三種！

SoIC 立體堆疊：比 CoWoS 更近一步的互連

你覺得 CoWoP 會先當 CoWoS 產能備援，還是真能在 Rubin 世代吃掉主力訂單？留言告訴我。

資料來源：DigiTimes／工商時報等供應鏈報導（CoWoP 定義與成本／路徑宣稱）、OCP APAC 2026 何軍演講第三方整理（5.5× 光罩、良率、ABF／記憶體瓶頸）、分析師評論（JPM／MS／Ming-Chi 等對中期量產態度）、台積電 CoPoS 公開敘事、10 月法說先進封裝需求評論轉述、FB 粉專整理。標示「作者估算」「報導稱」「市場傳」者非官方數字。
本文由 vkinngworld／@vkinng 整理。這題在粉專討論很熱，歡迎來留言：FB 粉專「PLC」

CoWoS熱翹曲原理：輝達B200為何非液冷不可？關鍵是溫差，不是溫度

重點先講：大家都說 B200 要液冷是因為「太燙」。這只說對一半。真正讓工程師睡不著的，是台積電 CoWoS 封裝裡好幾種材料熱膨脹不一樣：每次 GPU 從待機衝到滿載再降回來，封裝就被「拉一次、放一次」。液冷把溫度壓低、把溫差壓小，等於幫焊點和微凸塊延壽。

發生了什麼

• 功耗：HGX B200 每顆 GPU 可設定到 1kW（NVIDIA 文件）；GB200 NVL72 裡的 B200 最高約 1,200W、GB300 NVL72 的 B300 約 1,400W，而且 NVL72 沒有氣冷版（Barrack AI 整理）。
• 2024 年 Blackwell 延遲時，SemiAnalysis 指出 CoWoS-L 裡 GPU 晶粒、矽橋、有機中介層與基板之間的熱膨脹係數（CTE）失配會造成翹曲，輝達因此改了上層金屬與凸塊設計（SemiAnalysis、3D InCites）。
• 2026 年 10 月 OCP APAC，台積電先進封裝負責人何軍提到：材料越擠越近，「不匹配的梯度」累積應力；超過 5.5 倍光罩後，散熱和翹曲難度非線性上升，還舉了元件測試沒事、裝進客戶系統卻出現崩角與 low-k 脫層的案例（Simple Tech Trend 整理）。

工程重點 1：熱流密度，氣冷已經追不上

B200 是兩顆接近光罩極限的大晶粒。我假設兩顆合計約 1,600mm²，1,200W 平均下來約 0.75 W/mm²，也就是 75 W/cm²（作者估算，熱點還會更高）。這個熱流要穿過晶粒、導熱介面材料（TIM）、蓋板再到散熱器，每一層都有熱阻。氣冷的空氣比熱和導熱太差，只能靠更大的鰭片和更快的風扇硬撐；冷板液冷讓水直接貼著蓋板帶走熱，同樣功耗下晶片溫度可以低很多。

工程重點 2：真正的殺手是 CTE 失配

矽約 2.6 ppm/K，有機基板約 15 ppm/K，差約 12 ppm/K。5.5 倍光罩約 4,720mm²，等於邊長約 69mm 的正方形，角落離中心約 49mm。作者粗算：升溫 55K 時，矽和基板在角落的「自由伸縮差」約 32µm；壓到 35K 只剩約 20µm（未計底部填充膠等拘束，只說明量級）。對間距只有幾十微米的微凸塊來說，這是每天上百次的拉扯。焊點熱疲勞常用 Coffin-Manson 關係，以指數約 2 粗估，溫差從 55K 降到 35K，壽命約多 2.5 倍（作者估算）。

工程重點 3：溫度梯度，比平均溫度更危險

同一個封裝裡，GPU 核心最燙，旁邊的 HBM 堆疊相對冷，基板更冷。溫度不均勻，封裝就不是均勻膨脹，而是扭成「馬鞍形」或「笑臉、哭臉」形。這就是何軍說的「梯度」問題：平均溫度看起來還好，局部應力卻可能讓 low-k 介電層脫層、晶粒邊角崩裂。液冷的優勢在於熱容量大、流量可調，能把熱點和周邊的溫差拉近，而不只是把最高溫壓下來。

工程重點 4：下一步是把水道做進矽裡

台積電在 ECTC 2025 發表矽整合微冷卻器（IMC-Si），在 3.3 倍光罩的 CoWoS-R 上，用 40°C 進水、每分鐘 10 公升，可散掉最高 3.4kW（約 2.5 W/mm²）；密封膠設計成可容忍封裝翹曲，並通過 2,000 次溫度循環測試（IEEE ECTC 2025）。這是展示技術，不代表 Blackwell 量產已採用。但方向很清楚：封裝越大，散熱就越要「長」在封裝裡。粉專 10/25 也用一句話講過這件事：FB 原文：B200 為什麼一定要用液冷。

還缺什麼／待核

• 輝達和台積電沒有公開 B200 的實際翹曲量、凸塊間距或可靠度規格，本文溫差與壽命數字都是作者用公開材料參數做的量級估算。
• 2024 年的 CTE 失配說法來自分析機構與媒體，輝達官方只承認改過光罩提升良率。
• OCP 演講內容引用自第三方整理，非台積電官方逐字稿。

延伸影片

你以為 TSMC 的 CoWoS 只有一種嗎？其實是三種！

手機發燙救星？揭秘 1mm「固態散熱」黑科技

你覺得下一代 AI 晶片會走冷板、浸沒式，還是直接把水道做進矽裡？留言告訴我。

資料來源：NVIDIA HGX 文件、SemiAnalysis、3D InCites、IEEE ECTC 2025、OCP APAC 2026 整理、Barrack AI。標示「作者估算」者為本文自行計算，非官方數字。
本文由 vkinngworld／@vkinng 整理。這題在粉專討論很熱，歡迎來留言：FB 粉專「PLC」

台積電CoPoS面板級封裝原理：化圓為方多塞1.8倍，第一代可能沒有玻璃

重點先講：台積電 CoPoS（Chip-on-Panel-on-Substrate）的核心不是「玻璃」，而是「化圓為方」：把 CoWoS 用的圓形 12 吋晶圓載板，換成 310×310mm 的方形面板，讓越來越大的 AI 封裝不再浪費邊角。玻璃？第一代很可能只出現在「暫時載板」上。

發生了什麼

• 10 月 15 日第三季法說會，魏哲家表示 5.5 倍光罩尺寸的先進封裝已量產、良率優異，並朝更大的 9 倍、14 倍推進；同時發展 CoPoS，希望未來給客戶「合理的成本降幅」，也坦言後段產能確實有些短缺（鉅亨網）。
• TrendForce 指出台積電 CoPoS 已統一採用 310×310mm 面板；2026 年是設備材料驗證期，2027 年試產，2028 下半年量產（TrendForce）。DigiTimes 則估 2029 年前不會量產（Investing.com 轉述）。
• 經濟日報 8 月報導，嘉義先進封測七廠（AP7）的 CoPoS 首條線已完工運轉，技術與良率約需一年穩定（Seoul Economic Daily 轉述）。魏哲家在股東會也說，量要「非常大」還要兩到三年（經濟日報）。

工程重點 1：化圓為方，到底多塞幾顆？

以 1 個光罩 858mm² 計，5.5 倍約 4,720mm²。我假設中介層是 69×69mm 正方形、晶圓留 3mm 邊、面板留 5mm 邊，用程式窮舉擺法：300mm 圓晶圓最多 9 顆，310×310mm 面板 16 顆，約 1.8 倍；換成約 9 倍光罩（88×88mm），是 5 顆對 9 顆（皆為作者估算）。面板面積只比晶圓大 36%，多出來的主要是「形狀紅利」：方塊越大，圓邊浪費越兇。天下雜誌引用 Yole 的例子也是同一個方向：7 個變 16 個、利用率約 45% 升到 81%（天下雜誌）。

工程重點 2：第一代 CoPoS 可能「零玻璃」

很多人把 CoPoS 等同玻璃基板，但天下雜誌英文版訪問的資深封裝專家認為，第一代 CoPoS 很可能採「零玻璃」方案，唯一的玻璃是製程中可重複使用的暫時載板（glass carrier）（CommonWealth）。流程是在玻璃載板上做有機 RDL、上晶片、封膠，再拆掉載板切成單顆。真正把玻璃留在產品裡的「玻璃核心基板」，TrendForce 估 2030 年後才較可能商用（TrendForce）。

工程重點 3：翹曲帳，面板越大越難

矽的熱膨脹係數約 2.6 ppm/K，常見有機基板約 15～17 ppm/K。作者粗算：從約 260°C 回流降到室溫（ΔT≈235K），12 ppm/K 的差異在 88mm 封裝上就是約 0.26mm 的「自由伸縮差」，放大到 300mm 面板約 0.87mm（未計材料拘束，只說明量級）。這就是為什麼台積電先從 310mm 小面板切入，也是玻璃（CTE 可調到接近矽）被寄予厚望的原因。粉專上次用「烤魷魚紙板 vs 鋼化玻璃」講過這件事：FB 原文：玻璃基板到底神在哪。

工程重點 4：TGV 打孔與檢測，是真正的良率關卡

要讓玻璃留在產品裡，就得打玻璃穿孔（TGV）。目前主流是皮秒／飛秒雷射改質再濕蝕刻成孔；雷射、鍍銅或熱製程產生的微裂紋可能延伸到相鄰孔，影響電性與良率，所以檢測會是量產關鍵（TrendForce）。設備面也是新戰場：面板線與 300mm 製程不相容，單條 FOPLP 線投資約 1～2 億美元（Digital Today 引 Semiconductor Engineering）。

還缺什麼／待核

• 量產時間：TrendForce 2028 下半、DigiTimes 2029、摩根士丹利估可能提前到 2028，台積電官方沒給日期。
• 首發客戶是否為輝達、AP7 之外是否動用友達中科廠區，都還是媒體報導，未經證實。
• 面板尺寸尚未統一：台積電 310×310mm，其他業者有 515×510、600×600mm 等規格。

延伸影片

你以為 TSMC 的 CoWoS 只有一種嗎？其實是三種！

TSMC晶片堆疊大戰：SoIC-X、SoIC-P 與 3D IC 封裝

你覺得 CoPoS 最先卡關的會是翹曲、TGV 打孔，還是設備投資？留言告訴我。

資料來源：鉅亨網 10/15 法說會、TrendForce 6/17、TrendForce 9/21、CommonWealth 7/6、天下雜誌、Seoul Economic Daily 8/11、DigiTimes via Investing.com。標示「作者估算」者為本文自行計算，非官方數字。
本文由 vkinngworld／@vkinng 整理。這題在粉專討論很熱，歡迎來留言：FB 粉專「PLC」