台達電被庫存燙到，台積電會跟著倒楣嗎？一張圖看懂 AI 供應鏈兩端的命運分岔

重點先講：粉專這則貼文（FB 原文）用一張對比圖問了一個關鍵問題：AI 資料中心一路延遲，做電源的台達電被庫存燙到，那上游的台積電會跟著倒楣嗎？答案是：不會，而且兩者的命運差別不是運氣，是商業模式——一個賣設備、要押庫存；一個收過路費、出貨即收錢。這篇把機制拆開來看。

發生了什麼

• AI 資料中心工地貼滿「缺電、缺工、延遲」：土建和電力許可一再順延，設備到了現場也裝不上去。
• 台達電的電源櫃、變壓器其實早就做好了，但現場進不了場，只能堆在倉庫——庫存天數一拉長，會計就開始認列跌價損失。
• 同一時間，台積電門口排隊的是輝達、AMD、Apple：先進製程產能滿載，晶圓用噴的一樣出貨。

待核提醒：貼文裡的「90 天一到就認賠」是幫助理解的簡化說法。會計上的實際機制是：存貨以成本與淨變現價值孰低衡量，一旦價格或需求下修、週轉天數拉長，就須評估認列存貨跌價損失，並沒有統一的「90 天規則」。各家公司財務政策不同，數字請以財報為準。

工程重點 1：卡住台達電的是「時間差」，不是技術

電源設備是照專案時程提前生產的——變壓器交期動輒一年起，等現場通知才開始做根本來不及。所以設備廠必須押庫存賭工期，這是本業的物理特性。問題出在資料中心的延遲多半來自電網排隊、許可證、人力這些設備廠完全控制不了的外部變數：產品做好了，工地上卻連電都還沒接。設備在倉庫裡放一天，就是一天的資金成本與跌價風險。

工程重點 2：台積電賣的是過路費

台積電的模式剛好把庫存風險移掉了大半：先進製程採預付款＋產能預訂，客戶先付錢鎖產能，晶圓一產出、交給輝達就完成出貨認列。對台積電來說，「庫存」從生產到出貨只有製造週期本身（數週），而且下游早就排隊等著提貨——它收的是過路費，過路費沒有存貨跌價的問題。

算一下：兩邊的風險敞口可以用「從產品完成到收到錢的天數」來看：台達電＝生產完成 → 運送 → 現場可安裝 → 驗收，期間可能以月甚至季計，且期間價格可能下修；台積電＝出貨即收款（還有預付款在前面），敞口接近零。同一條供應鏈，庫存風險完全集中在其中一端。

工程重點 3：門口的隊伍就是定價權

貼文說「微軟慢一點，空出來的產能 Apple 馬上秒殺」——這不是誇張，先進製程的客戶名單就是配給制：產能按季分配、價格由台積電主導，客戶搶的是名額不是折扣。下游設備廠面對的卻是競標市場：延遲的專案會重新議價、重新招標。一個是賣方市場的極端，一個是買方市場的常態，這才是「一個被工期燙到、一個數錢數到手軟」的結構性原因。

▶ AI 缺電怎麼救？SOFC 燃料電池 vs SMR 小型核能，終極能源大戰！台達電強勢參戰🔥

你覺得台達電的庫存壓力是暫時的時間差，還是資料中心建設週期性放緩的開始？

這題在粉專討論很熱，歡迎來留言 👉 PLC 粉專

資料來源：FB 原文貼文｜vkinngworld・@vkinng

台達電SOFC+SST現場發電解析：AI資料中心為何改走直流供電？

重點先講：AI 資料中心最缺的已經不是晶片，而是「什麼時候能通電」。這篇從粉專這則貼文（FB 原文）延伸，不重講 SOFC 原理，而是算三件事：供應鏈卡在哪、直流直連到底省多少、台達電的時程實際走到哪。

發生了什麼

• 台達電在 2026 台灣國際智慧能源週展出 SOFC 現場發電方案與第一台實體 SST，並拿下大台北瓦斯 550kW SOFC 訂單。
• SOFC 技術授權自英國 Ceres Power；台南二廠年底試產（約 5MW 規模），2027 年開始出貨，2028 年在桃園觀音擴大量產。
• SST 方案把中壓交流直接轉成資料中心要的 800V 直流，台達電預估今年底出貨約 100 台，2028 年再大幅成長。

待核提醒：貼文寫的「100MW 產線」查不到；公開報導是台南約 5MW 試產、觀音 2028 量產。「SST 效率 92% 以上、體積小 50%」「2～3 家海外客戶實機驗證」目前也找不到台達電公開數字，本文一律視為貼文的示意數字。

工程重點 1：供應鏈瓶頸，卡的是「時間」

貼文提到電網排隊 3～7 年、燃氣渦輪機交期排到 2030、變壓器等 3 年。這些是業界普遍的說法（各地差很多），但重點很清楚：一座百 MW 級資料中心的 GPU 半年內就能到貨，電卻要等好幾年。台達電氫能部總經理蔡文蔭的說法是「買得到晶片，不見得買得到電」，所以美國客戶開始走 Bring Your Own Power：自己的電自己發。

SOFC 的優勢是模組化：一台一台疊，不用等一台大渦輪；而且沒有燃燒火焰，NOx 很低，空污許可相對好拿。

工程重點 2：直流直連的效率帳

傳統路徑：中壓 AC → 變壓器 → 低壓 AC → UPS 整流 → 逆變 → 機架 PSU → 晶片 DC，大約 5～6 段轉換。假設每段 98%，0.98⁶ ≈ 88.6%，等於每 100 度電有 11 度變廢熱。

SOFC 天生輸出直流，經 SiC 轉換器接到 800V DC 母線，再到機架 DC/DC，大約 2 段：0.98² ≈ 96%。以 100MW 負載估算，差 7 個百分點就是約 7MW，一年約 6,000 萬度電。這是簡化估算，實際要看各段真實效率。

工程重點 3：燃料端少燒四成

台達電公開的 SOFC 發電效率約 65%、熱回收後最高 85%；燃氣渦輪單循環約 35%。用 60% 對 36% 計算，同樣一度電的燃料用量是 0.36/0.60 = 0.6，大約 少燒 40%，跟貼文說法一致。複循環電廠能到 55～60%，但那是大型電廠，不是能放在園區內的規模。

工程重點 4：120kW 機櫃為什麼逼出 800V

機櫃從十幾 kW 跳到 120kW 以上，用 54V 匯流排電流會大到銅排吃不消。換成 800V，同樣功率電流降到約 1/15，銅損按 I² 下降。NVIDIA 也在推 800V HVDC 架構，Ceres 新一代電堆同樣主打「800V DC 相容」，SOFC＋SST＋800V 剛好接成一條線。

還缺什麼／待核

• SOFC 量產規模：年底只是試產，真正放量要看 2028 觀音廠。
• 電堆壽命與衰退率：資料中心要 24/7 運轉，換電堆的成本還沒有公開。
• 天然氣價格與碳排：SOFC 仍然會排 CO₂，長期要靠氫氣或碳捕捉。
• SST 的 92% 效率與體積小 50% 是貼文數字，等台達電公布規格再對。

相關影片

▶ AI 缺電怎麼救？SOFC 燃料電池 vs SMR 小型核能，台達電強勢參戰

▶ SST 固態變壓器革命：為何 AI 大廠要淘汰傳統變壓器？

你覺得資料中心自己發電會變成標配，還是只是電網補上前的過渡方案？

工程師的量電小工具

【五金大王】FLUKE 101 KIT 數位萬用錶 (附磁性掛帶)

TP-Link Tapo P110M Wi-Fi 迷你無線智慧插座 (支援 Matter / 電力監控)

本文含蝦皮分潤連結，透過連結購買我會獲得少量回饋，不影響你的價格。

這題在粉專討論很熱，歡迎來留言 👉 PLC 粉專

資料來源：Taipei Times 2026/10/15、DIGITIMES、工商時報、Ceres 2026 半年報｜vkinngworld・@vkinng

台積電CoWoS-L 5.5倍光罩架構解析：4,720mm²封裝怎麼縫出來？

重點先講：微影機一次能印的最大面積叫「光罩極限」，大約 26×33 mm＝858 mm²。台積電 CoWoS-L 已經量產 5.5 倍光罩的封裝，等於在一個封裝裡塞進約 4,720 mm² 的矽與記憶體。粉專這篇（FB 原文）把它叫做「沒人做得到」，今天把它背後的工程拆開來看。

發生了什麼

• 2026 北美技術論壇：台積電表示 5.5 倍光罩 CoWoS 已在生產，支援最多 12 顆 HBM3E/HBM4，良率 >98%。
• 路線圖：原本最大是 2027 年 9.5 倍光罩（12 顆 HBM5、約 120×150 mm 基板）；今年改口加碼，2028 年 14 倍光罩（約 10 顆大型運算晶粒＋20 顆 HBM），2029 年超過 14 倍、最多 24 顆 HBM5E。
• 系統級晶圓 SoW-X：40 倍光罩、最多 64 顆 HBM，量產時程從 2027 延到 2029。

算一下：858 mm² × 5.5 ≈ 4,719 mm²，跟圖上的 4,720 mm² 吻合。注意：這是「光罩當量」換算，台積電官方只講倍數，實際中介層尺寸與形狀以客戶設計為準。

工程重點 1：為什麼不能直接印一顆大晶片

光罩極限是光學硬上限，EUV 掃描機一次曝光就是 26×33 mm。晶片越大，一顆缺陷就廢掉整顆，良率隨面積指數下降。所以 AI 晶片改走 chiplet：把運算切成多顆接近光罩極限的 ASIC，再在封裝裡「拼」回來。問題變成：拼接處的頻寬要夠、延遲要低，這就是 CoWoS 的戰場。

工程重點 2：CoWoS-L 的「縫合」怎麼做

CoWoS-S 用一整片矽中介層，大到 3 倍光罩以上就要做光罩拼接（stitching），成本和破片風險暴增。CoWoS-L 改成 RDL 有機中介層＋局部矽橋 LSI：只有晶粒之間、HBM 旁邊這些需要超細線距的地方埋一小塊矽橋，其他大面積走 RDL 重布線。好處是中介層能做大、又不必整片都用昂貴的矽；代價是矽橋對位、翹曲（warpage）控制都更難。

工程重點 3：做大以後，供電與散熱才是魔王

4,700 mm² 等級的封裝，功耗動輒上千瓦。電流要從基板穿過 RDL 送到每顆晶粒，壓降與電遷移都放大；熱則集中在運算晶粒，HBM 又怕熱。這也是為什麼台積電同時推 COUPE 共封裝光學、背面供電，以及業界開始談水冷板直接貼封裝——封裝越大，周邊工程一起升級。

工程重點 4：為什麼說是「封裝版摩爾定律」

從 3.3 倍 → 5.5 倍 → 9.5 倍 → 14 倍 → SoW-X 40 倍，台積電在用封裝面積換算力。Tom's Hardware 換算 14 倍光罩約 12,020 mm²，已經比 CD 還大一點。製程微縮越來越慢、越來越貴，把更多矽「縫」在一起，變成成長最快的那條曲線。

還缺什麼／待核

• FB 圖標題寫「5 倍光罩」，實際官方規格是 5.5 倍；「沒人做得到」是貼文的說法，Intel EMIB、三星 I-Cube 也在做大封裝，只是量產規模目前台積電領先。
• 4,720 mm² 是倍數換算的示意數字，非台積電公布的中介層實際面積。
• 9.5 倍光罩是否仍照 2027 時程量產，今年新路線圖的重心已轉到 14 倍，需再看後續法說。

延伸影片

記憶體為什麼一直漲？HBM vs DDR 產能大戰

銅線撐不住了！硬核拆解矽光子與 CPO 終極封裝

你覺得封裝做到 14 倍、40 倍光罩以後，下一個瓶頸會是供電、散熱，還是 HBM 產能？

這題在粉專討論很熱，歡迎來留言：PLC 粉專

資料來源：TSMC 2026 Technology Symposium 新聞稿、Taipei Times、Tom's Hardware、Semiconductor Engineering｜vkinngworld｜YouTube @vkinng